특허권 취득(자율공시)
| 1. 특허명칭 | 적층형 반도체 패키지 및 그 제조방법 |
| 2. 특허 주요내용 | 본 특허는 적층형 반도체 패키지 제조시 필요한 홀(Hole) 형성을 기존의 레이저 드릴 공법 대신 리소그래피 패턴(Lithography patterning) 방식으로 구리 포스트를 형성하는 기술이다. 이 기술로 이물 문제를 해결하고 적층되는 패키지를 보다 견고히 접착시킬 수 있다. |
| 3. 특허권자 | 에스티에스반도체통신(주) |
| 4. 특허취득일자 | 2015-08-31 |
| 5. 특허 활용계획 | 본 발명을 통해 집적회로 패키지 기술 경쟁력을 확보하고자 함 |
| 6. 확인일자 | 2015-08-31 |
| 7. 기타 투자판단에 참고할 사항 | - 상기 특허는 국내특허임 - 상기 특허취득일자 및 확인일자는 등록료 납부일임 - 특허 출원번호 : 10-2014-0047396 |